XiuYong의 Warehouse

Embedded_System/ARM_Core

http://infocenter.arm.com/help/index.jsp?topic=/com.arm.doc.dai0179b/ar01s02s04.html Barrier instructions The Cortex-M3 supports a number of barrier instructions. These can be used to ensure the completion of certain events before starting the next instruction or event. The Instruction Synchronization Barrier (ISB) flushes the pipeline in the processor, so that all instructions following the ISB..

2012. 4. 20.

Embedded_System/ARM_Core

◇ ARM Cortex-M3 Block Diagram 기본적으로 Cache는 고려되어 있지 않으며, MPU도 Option이다. ARM 공식 Block Diagram을 보면 Bus Interface가 1ch인것 같지만, 그렇지는 않은것이며 기본적으로 하바드구조를 따른다고 본다. ------------------------------------------------------------------------------------------------------------------------------------------------------- ◇ ARM Cortex-M3는Thumb-2 Code를 지원하지만 Fully 지원하지는 않는다. --------------------------------------..

2012. 4. 18.

Embedded_System/News|Information

ARM에서는 앞으로 약 4-5년간 출시될 MID와 Mobile Phone을 타겟으로한 새로운 CPU Core를 발표했음. ARM은 이걸로 4년동안 150억개의 Core가 판매될것이라고 기대하는듯 함. (hey claim they will sell another 15 billion in the next four years) 좀 더 자세히 살펴보면, Cortex-A5는 기존의 Cortex Family의 일종으로, Thumb-2 Instruction Set을 지원한다. Thumb-2 Instruction Set은 기존 32bit ARM Instruction, 16bit Thumb Instruction과 달리 16bit/32bit instruction이 혼합된 형태이다. 이는 마치 AMD/Intel의 최근 64..

2009. 12. 1.